4.6.0 정 바이어스 캐리어 주입 > PN 접합에 정 바이어스(PN 방향으로 전압)를 걸어주면 에너지 장벽 높이가 ∅-V로 감소된다. > 이는 PN 접합 내부에서 발생한 Built In Voltage에 의한 Drift 전계를 축소시킨다. > Drifit와 Diffusion의 평형이 깨지게 되고 전자들이 N 쪽에서 P로 이동하게 된다. > P쪽의 소수 캐리어들이 공급이 되기 때문에 이를 소수 캐리어 주입이라고 한다. > 정공은 전자와 반대로 P에서 N으로 주입된다. > 따라서 장벽이 높았을 때와 비교해보면 낮았을 때 더 많은 수의 전자와 정공이 경계면 근처 xp, xn에 존재하게 된다. (그림 2) > 공핍층이 작아지면서 Efn은 xp까지 일정하게 유지된다고 가정하면 xp의 전자 농도를 구할 수 있다. ..
4.5.0 접합 항복 > PN 접합에 역 바이어스가 걸리면 무시될 정도의 작은 전류가 흐른다. > 접합 항복(Junction Breakdown)만큼 역전압이 걸리면 전류가 크게 흐른다. > 접합 항복 상태여도 파괴되는 현상은 꼭 아니다. > 따라서 역방향 항복 상태에서 안전하게 동작할 수 있다. > 전류가 변화되어도 전압이 동일한 특성을 이용한 소자를 제너 다이오드라고 한다. > 항복 전압이 3.7V이면 전압이 높게 걸려도 3.7V만 걸린다. (파괴되지 않도록 적절한 R이 필요하다) 4.5.1 피크 전계 (Peak Electric Field) > PN 접합에서 피크 전계(Epeak)까지 도달했을 때 접합 항복이 발생한다. > 전계 식을 통해 항복 전압(VB)을 구할 수 있다. 4.5.2 터널링 항복 (T..
4.4.1 커패시턴스-전압 특성 > 커패시턴스는 두 평행한 전도체 판이 겹치는 면적 A와 평행판 사이의 유전율 ε에 비례하고 평행판 사이 거리 d에 반비례 한다. (C = εA/d) > PN 접합의 공핍층은 전기적으로 중성이기 때문에 유전층 역할을 하고 P와 N 반도체는 평행한 전도체 판을 갖는 커패시터로 모델링할 수 있다. > Wdep는 공핍층의 Width 이고 A는 PN 접합의 면적이다. > 커패시턴스 Cdep는 소자와 회로에 필요하지 않은 용량성 부하가 될 수 있다. (ex. RC Delay) d > Cdep는 접합의 면적을 줄이거나 Wdep를 증가시켜 낮출 수 있다. > Wdep는 PN 접합에 역 전압 Vr을 가해주거나 도핑 농도를 줄이면 증가시킬 수 있다. > 도핑 농도 낮은 곳의 Wdep는 크..
4.3.1 PN 접합 역 바이어스 > NP 방향으로 전압이 가해질 때 역방향 바이어스가 걸렸다고 한다. > 역 바이어스 상태에서는 매우 작은 전류가 흐른다. > N type에 전압이 걸리면 N type 반도체 EBD(Energy Band Diagram)가 전압만큼 내려가게 된다. > NP 방향으로 전자가 이동할 수 있는 Potential Barrier가 증가하고 전자들이 넘어가기 힘들다. > P에는 전자가 거의 없기 때문에 P에서 N으로 넘어오는 전자는 매우 적다. > 정공도 마찬가지로 Potential Barrier에 막혀 P에서 N으로 넘어오기 힘들다. > N에서 P로는 넘어가기 쉬우나 N에는 정공이 거의 없다. > 역 전압이 걸리게 되면 공핍층이 넓어지게 된다. > 커진 공핍층은 그것에 걸린 큰 전..
3.6.1 도펀트 확산 > Dopant를 Si에 주입은 일반적으로 이온 임플랜테이션으로 진행된다. > 임플랜테이션 후 더 깊게 Dopant를 밀어 넣어야 하는 경우도 생긴다. > 이 때 확산(Diffusion)을 이용한다. > 이 때 확산은 Anneal(열처리)을 통해서 확산이 진행되고 원하지 않는 깊이까지 확산될 수 있다. > 확산 층의 두께를 접합 깊이(Junction Depth)이라고 한다. > 확산이 된 Dopant의 농도는 가우시안 분포를 형성한다. > 확산 비율은 온도가 상승하면서 증가한다. > 확산 온도는 보통 900°C~1200°C 범위에 있다. > Dopant 기체/고체 증착 확산에서느 소스를 공급하는 공정 단계를 Predepostion이라고 한다. > 소스가 차단되고 소스가 Diffus..
3.5.1 이온 주입 > 이온 주입은 Dopant 이온 원자를 keV~MeV의 높은 에너지로 가속시켜서 Si 표면에 발사해서 주입하는 방식이다. > 주입된 이온은 결정 속으로 들어가서 Si 원자 격자 자리를 추방 시키고 그 자리를 대신한다. > 주입된 모든 이온은 Si 격자에 위치하지 않는다. > 따라서 어닐(Anneal) 열처리 공정을 통해 손상된 격자를 회복하고 Dopant가 Si 원자 위치로 자리잡게 하는 (Dopant Activation)을 진행한다. > Activation된 Dopant들은 Donor, Acceptor로 작용한다. > 이온 주입된 이온 농도는 가우시안 분포를 갖는다. > 이온 주입에서 Dose는 주입되는 이온으 수이며 Energy는 이온을 가속하는 에너지 즉 얼마나 깊이 주입할지..
3.4.1 에칭 > 포토리소그래피로 패턴을 만든 후 만든 패턴대로 막질을 깎는 작업을 에칭(Etching)이라고 한다. > SiO2로 예시를 들면 패턴이 만들어진 PR(포토레지스트) 사이로 화학적이나 물리적으로 에칭 할 수 있다. > SiO2를 깎을(녹일) 수 있는 용액은 HF(Hydrogen Fluoride)이며 SiO2의 Etchant라고 한다. > 용액을 사용한 에칭을 Wet Etch라고 하며 모든 방향으로 동일하게 깎이기 때문에 등방성(Isotropic) 에칭이라고 한다. > 드라이 에칭(Dry Etching)은 플라스마 상태에서 발생하는 이온, 전자, 원자, 라디컬(Radical)이 포토레지스트와 노출된 SiO2와 화학적으로 반응하고 이온들이 수직으로 물리적으로 부딪혀서 에칭 하는 방식이다. >..
- Total
- Today
- Yesterday
- 열전자 방출
- Donor
- CD
- PN Junction
- Solar cell
- Charge Accumulation
- Energy band diagram
- Optic Fiber
- MOS
- 양자 웰
- Fiber Optic
- C언어 #C Programming
- semiconductor
- Diode
- 광 흡수
- Thermal Noise
- Reverse Bias
- 문턱 전압
- Acceptor
- pn 접합
- EBD
- channeling
- Depletion Layer
- Laser
- 반도체
- Blu-ray
- Pinch Off
- Semicondcutor
- 쇼트키
- fermi level
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |