티스토리 뷰
반응형
4.4.1 커패시턴스-전압 특성
> 커패시턴스는 두 평행한 전도체 판이 겹치는 면적 A와 평행판 사이의 유전율 ε에 비례하고 평행판 사이 거리 d에 반비례 한다. (C = εA/d)
> PN 접합의 공핍층은 전기적으로 중성이기 때문에 유전층 역할을 하고 P와 N 반도체는 평행한 전도체 판을 갖는 커패시터로 모델링할 수 있다.
> Wdep는 공핍층의 Width 이고 A는 PN 접합의 면적이다.
> 커패시턴스 Cdep는 소자와 회로에 필요하지 않은 용량성 부하가 될 수 있다. (ex. RC Delay) d
> Cdep는 접합의 면적을 줄이거나 Wdep를 증가시켜 낮출 수 있다.
> Wdep는 PN 접합에 역 전압 Vr을 가해주거나 도핑 농도를 줄이면 증가시킬 수 있다.
> 도핑 농도 낮은 곳의 Wdep는 크고 도핑 농도가 큰 곳은 Wdep가 작다.
> 정량적으로 표현하면 Wdep = 0.1μm 일 때 C ≈ 1fF/μm^2 이다.
> PN 접합에 역전압이 가해지면 공핍층이 커지고 이에 따라 C가 커진다.
> 식으로 정리하면 1/Cdep^2와 Vr은 선형 관계를 보여준다.
> 해당 관계식 그래프로 나타내어 내부 전위 및 낮게 도핑된 농도를 구할 수 있다.
4.4.1 Capacitance-Voltage Characteristics
•Capacitance is proportional to the area (A) between two parallel conductor plates and inversely proportional to the distance (d) between the parallel plates and the dielectric constant (ε) between them (C = εA/d).
•The depletion layer of a PN junction is electrically neutral, so it can be considered as a dielectric layer, while the P and N semiconductors can be modeled as parallel conductor plates, forming a capacitor.
•Wdep represents the width of the depletion layer, and A is the area of the PN junction.
•Capacitance Cdep can become an unwanted capacitive load in components and circuits (e.g., RC delay).
•Cdep can be reduced by either decreasing the junction area or increasing Wdep.
•Wdep can be increased by applying reverse voltage (Vr) to the PN junction or by reducing the doping concentration.
•Where doping is lower, Wdep is larger, and where doping is higher, Wdep is smaller.
•Quantitatively, when Wdep = 0.1μm, C ≈ 1fF/μm^2.
•When reverse voltage is applied to the PN junction, the depletion layer widens, causing C to increase.
•When expressed in the equation 1/Cdep^2 vs. Vr, a linear relationship is observed.
•By graphing this relationship, internal voltage and low doping concentration can be determined.
반응형
'Semiconductor(반도체)' 카테고리의 다른 글
4.6 정 바이어스 상태의 캐리어 주입 (0) | 2023.09.23 |
---|---|
4.5 접합 항복 (Junction Breakdown) (0) | 2023.09.13 |
4.3 역 바이어스된 PN 접합 (Reverse Biased PN Junction) (1) | 2023.09.07 |
4.2 공핍층 모델 (Depletion Layer) (1) | 2023.09.03 |
4.1 PN 접합(PN Junction) (0) | 2023.09.02 |
반응형
공지사항
최근에 올라온 글
최근에 달린 댓글
- Total
- Today
- Yesterday
링크
TAG
- Acceptor
- 열전자 방출
- 광 흡수
- Fiber Optic
- Semicondcutor
- 쇼트키
- 양자 웰
- MOS
- PN Junction
- Depletion Layer
- 문턱 전압
- Reverse Bias
- semiconductor
- pn 접합
- Thermal Noise
- Donor
- Laser
- Blu-ray
- EBD
- fermi level
- Solar cell
- Energy band diagram
- 반도체
- Optic Fiber
- CD
- channeling
- Pinch Off
- Charge Accumulation
- C언어 #C Programming
- Diode
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
글 보관함