6.3 표면 이동도와 고이동도 FET (Surface Mobilities and High-Mobility FETs) (1)

6.3.1 표면 이동도

 

 > 트랜지스터의 전류를 크게 하여 전자 회로의 커패시턴스를 빠르게 충전 및 방전하여 높은 회로 속도를 얻어야 한다. 

 

 > MOSFET의 전류를 결정하는 요인은 표면 반전층 내에서 전자/정공의 이동도이다. 

 

 > Vds가 인가되었을 때 MOSFET에서 흐르는 전류 Ids는 다음과 같다. 

 

 > W는 채널 폭, Qinv는 반전층의 전하 밀도, E는 채널 전계, L은 채널 길이, μ_ns는 표면 이동도이다. 

 

그림 6.5 Surface mobility is a function of the average of the electric fields at the bottom and the top of the inversion charge layer, Eb and Et.

 

 > 표면 이동도는 μ_ns  채널 위아래 전계의 Eb, Et  평균값의 함수이다.

 

 > 공핍층을 한정하여 Eb 식을 정리하면 다음과 같다. 

 

 > 공핍층과 반전층을 포함해서 식을 정리하면 Et는 다음과 같다.

 

 > μ_ns는 Eb와 Et의 평균값이고 경험적으로 (Et+1.5Eb)/2의 함수이다. 

그림 6.6 Electron and hole surface mobilities are determined by Vgs, Vt, and Toxe. Toxe is the SiO2 equivalent electrical oxide thickness.

 

 >  해당 관계식을 적용하면 NFET과 PFET의 표면 이동도는 그림 6.6처럼 나타낼 수 있다. 

 

 > 표면 이동도는 Bulk 이동도보다 몇 배 더 작으며 이는 표면 거칠기 산란 때문이다. 

 

 > 표면 산란(Surface Scattering)은 단결정 Si와 비정질 Ox와의 결정 차이에 의해서 발생한다. 

 

 > 반전층은 게이트 전압에 의해 전자들은 Si-Ox 표면에 끌리게 된다.

 

 > 거기에 Drain 전압이 가해지면 표면으로 끌리면서 이동하게 되는데 이는 Si와 Ox 경계면의 격자 산란에 의해 이동도가 감소한다. 

 

 > 산화막에 Trap된 양의전하들이 있으면 이동도가 더 감소한다. 

 

그림 6.7 Surface Scattering

 

Reference 

-. Chenming Calvin Hu, Modern Semiconductor Devices for Integrated Circuits, PEARSON(2013)