티스토리 뷰
3.9.1 테스팅, 조립 그리고 검정
> 반도체 공정이 완료되면 잘 만들어졌는지 잘 작동하는지 전기적으로 Test 작업을 한다 이를 EDS(Electrical Die Sorting)이라고 한다.
> 테스트를 하고 제대로 동작하지 않는 것은 표시가 되어 조립되지 않는다.
> EDS에서 통과된 Chip들은 Sawing 되어 플라스틱 혹은 세라믹 패키지로 조립이 되거나 Direct로 회로 보드에 부탁될 수 있다.
> 단일 칩으로도 되는경우도 있지만 대개 멀티 칩으로 Stacking 되기도 한다.
> 칩과 패키지 사이의 전기적 연결은 자동화된 Wire Bonding 혹은 Solder Bump에 의하여 만들어진다.
> Wire Bonding은 Wire를 패키지와 Chip을 연결 시켜주는 방식이다.
> Solder Bump는 Wire가 아닌 칩과 패키지의 금속 패드가 정렬되어 연결되는 방식이다.
> 칩이 Multi Stacking 되면 될수록 많은 Wire가 필요하고 Wire가 길어질수록 저항이 증가한다.
> Solder Bump는 칩과 패키지와 Direct로 연결되어 있기때문에 Wire보다 저항 관점 유리하며 공간 효율도가 좋다.
> 패키지 조립 후 출하 전까지 테스팅이 추가로 진행된다.
> 제품에 대한 신뢰도는 오랜 시간에 걸친 수명 테스트, 수천 생산된 샘플에 대한 검증(Qualification) 과정을 통해 입증된다.
3.9.1 Testing, Assembly, and Verification
Reference
-. Chenming Calvin Hu, Modern Semiconductor Devices for Integrated Circuits, PEARSON(2013)
'Semiconductor(반도체)' 카테고리의 다른 글
4.2 공핍층 모델 (Depletion Layer) (1) | 2023.09.03 |
---|---|
4.1 PN 접합(PN Junction) (0) | 2023.09.02 |
3.8 Back End 공정 (0) | 2023.08.31 |
3.7 박막 증착(Thin Film Deposition) (0) | 2023.08.28 |
3.6 도펀트 확산(Dopant Diffusion) (1) | 2023.08.27 |
- Total
- Today
- Yesterday
- Solar cell
- EBD
- Depletion Layer
- Pinch Off
- Blu-ray
- Reverse Bias
- Charge Accumulation
- 문턱 전압
- fermi level
- 양자 웰
- Laser
- PN Junction
- Acceptor
- C언어 #C Programming
- 광 흡수
- Optic Fiber
- MOS
- Fiber Optic
- Thermal Noise
- 반도체
- 쇼트키
- channeling
- pn 접합
- Semicondcutor
- CD
- Diode
- Energy band diagram
- semiconductor
- Donor
- 열전자 방출
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |