티스토리 뷰

반응형

4.2.1 공핍층의 전계와 전위 그리고 폭

 > 포아송 방정식(Poisson's Eqeuation)을 이용하면 공핍층(Depletion Layer)의 전계와 전위를 구할 수 있다. 

 

 

 > 포아송 방정식에 N, P type 구간을 나눠서 적분하면 전계를 구할 수 있다. 

 

 > xp의 크기는는 P type 반도체의 공핍 층의 폭이며 xn의 크기는 N type 반도체의 공핍층의 폭이다. 

 

 > 공핍층의 폭은 도펀트 농도에 반비례한다. 

 

 > 도핑을 많이 한 쪽의 폭이 더 좁아진다. 

 

 > 공핍층은 상대적으로 도핑을 적게 한 쪽으로 침투가 많이 되고 강하게 도핑된 물질의 공핍층의 폭은 무시될 수 있다. 

 

 > 금속에는 공핍층이 없다. 

 

 > 공핍층의 전계는 포아송 방적식을 이용해 구한 전계 E를 한 번더 적분하여 구할 수 있다. 

  > V는 연속이기 때문에 x=0 에서 N type, P type의 전계가 같다.

 

 > 식을 풀어서 xp-xn으로 정리하면 공핍층의 폭을 구할 수 있다. 

 

  > 이 관계식을 통해서도 공핍층의 폭은 상대적으로 더 적게 도핑된 쪽의 도핑 농도에 의해서 결정된다. 

 

그림 1. (a) PN Juntion (b) Depletion Layer (c) Charge (d)Eelctric Field (e) Volatage Level (f) EBD

 

4.2.1 Electric Field, Potential, and Width of the Depletion Layer

Using Poisson's Equation, we can determine the electric field and potential of the depletion layer.
By dividing the N and P-type regions in Poisson's Equation and integrating, we can calculate the electric field.
 

The size of xp is the width of the depletion layer in the P-type semiconductor, and xn is the width of the depletion layer in the N-type semiconductor.
 
The width of the depletion layer is inversely proportional to the doping concentration.
 
The side with higher doping has a narrower width.
 
The depletion layer penetrates more into the side with relatively lower doping, and the width of the depletion layer in strongly doped materials can be neglected.
 
Metals do not have a depletion layer.
 
The electric field of the depletion layer can be calculated by integrating the electric field E obtained from Poisson's Equation once more.
 
Since V is continuous, the electric field at x=0 is the same for N-type and P-type.
 
 
Solving the equation and rearranging it as xp-xn allows us to calculate the width of the depletion layer.

 
Through this relationship, the width of the depletion layer is determined by the doping concentration of the relatively less doped side.

Figure 1. (a) PN Juntion (b) Depletion Layer (c) Charge (d)Eelctric Field (e) Volatage Level (f) EBD

Reference 

-. Chenming Calvin Hu, Modern Semiconductor Devices for Integrated Circuits, PEARSON(2013)

반응형

'Semiconductor(반도체)' 카테고리의 다른 글

4.4 C-V 특성  (0) 2023.09.07
4.3 역 바이어스된 PN 접합 (Reverse Biased PN Junction)  (1) 2023.09.07
4.1 PN 접합(PN Junction)  (0) 2023.09.02
3.9 Testing, Assembly and Qualification  (0) 2023.08.31
3.8 Back End 공정  (0) 2023.08.31
반응형
공지사항
최근에 올라온 글
최근에 달린 댓글
Total
Today
Yesterday
링크
«   2024/11   »
1 2
3 4 5 6 7 8 9
10 11 12 13 14 15 16
17 18 19 20 21 22 23
24 25 26 27 28 29 30
글 보관함