DWD 반도체 이야기

7.8.1 UTB MOSFET과 SOI > Channel 표면에서 떨어진 곳에서 누설 전류 경로가 존재한다.   > 이는 Gate보다 Drain 영향이 클 수 있어 Control이 어렵다.   > 이를 해결하기 위해서 UTB(Ultra Thin Body)를 이용한다.   > Oxide위에 얇은 Silicon Body를 UTB를 구현할 수 있다.   > Silicon Body는 10nm 수준의 박막이다.   > Body가 얇기 때문에 Body 대부분이 Channel 표면과 가깝다.  > 따라서 Channel 표면에서 떨어진 누설 전류 경로가 없다.   > 또한, Wdep(공핍층), Xj(Drain/Source 두께)가 얇아지는 효과를 가진다.   > 이는 Channel과 Drain 사이의 Capacitan..

7.8.0 극도로 얇은 바디 SOI 및 멀티게이트 MOSFET > MOSFET이 작아지면서 Vt Roll에 덜 민감한고 기존 소자보다 축소화할 수 있는 소자가 필요하다.   > 그러기 위해선 Gate와 Channel 사이의 Capacitance를 최대화하고   > Channel과 Drain 사이 Capacitance를 최소화하여야 한다.   > Gate와 Channel 사이의 Capacitance를 키우기 위해선 Tox(Oxide 두께)를 얇게해야 한다.   > Tox를 무한정 얇게 만들 수 없다.   > 공정의 어려움도 있지만 Gate와 Body 사이에 Leakage가 발생할 수 있다.   > 또한, 전자의 제어는 Si 표면에서 가능하고 표면에서 떨어진 곳에선 다른 누설전류 경로가 있다.   > 이런 ..

7.7.0  Ion 과 Ioff의 절충 및 제조를 위한 설계 > Ion과 Ioff는 비례하는 관계를 갖는다.   > Ion을 높으면 좋지만 그만큼 Ioff가 증가하여 무작정 키울 순 없다.   > Vt를 키우면 Ioff는 줄어들지만 Ion도 줄어들어 좋은 방안은 아니다.   > 더 큰 Vdd(Drain 전압) Ion을 증가실킬 수 있으나 전력 소몰르 증가 시키기 때문에 바람직한 방향이 아니다.   > Ioff를 최소화하면서 Ion을 키울 수 있는 방안을 찾아야한다.   > 그 중 한가지는 회로에서 목적에 따라 Vt를 다르게 하는 소자를 만드는 것이다.   > 높은 속도를 필요하는 회로에선 Vt가 낮은 소자를 사용한다.   > 낮은 속도를 필요하는 회로 블록에선 Body Effect를 이요하여 Vt를 높게..

7.6.1 금속 소오스/드레인을 가진 MOSFET > 금속으로된 Source/Drain을 가지면 N+, P+ Si 보다 10대 달하는 전도성을 갖기 때문에 낮은 저항을 가질 수 있다.   > 하지만 금속과 실리콘 접합으로 Schottky 접합이되어 높아진 Barrier로 인해 Source에서 Channel로 전자가 쉽게 흐르지 못한다.   > 이는 Id를 낮게하는 결과를 낳는다.   > 아래 그림 7.7 처럼 Vgs = 0 일 때 EBD는 Si Source/Drain과 유사하다.   > Vgs > Vt 조건에선 Source/Drain 부근 Barrier가 높게 형성되어 Source/Drain의 Id를 떨어뜨린다.   > 이런 문제를 해결하기 위해선 낮은 Barrier 접합이 사용되어야 한다.   > 금속..