DWD

6.9.1  속도 포화 현상이 있을 경우의 MOSFET IV 모델 > 이전 장에서 살펴본 Ids에 관한 속도 포화식은 다음과 같다.    > 관계식을 이용하여 Ids를 표현하면 장채널 IV 모델을 얻을 수 있다.    > 해당 식은 ids를 1+Vds/Esat*L 만큼 줄이는 것이다.   > Vds가 작거나 L이 매우 크면 식의 비율은 1에 근사한다 즉, 속도 포화를 무시할 수 있다.    > Vdsat 경계 조건에 따라서 캐리어의 속도식을 구할 수 있고 이를 같은 시점에서 Esat의 관계식을 구할 수 있다.   > 해당 식으로 Drain 끝에서 속도 포화가 시작되는 때의 Ids를 표현하면 다음과 같다.    > 그 전에 표현한 Ids 값과 같다고 두면 다음과 같이 정리 가능하다.   > 다시 첫 번째로..

6.8.1  속도 포화 > MOSFET IV Curve의 약점은 Vds 가 Vdsat 보다 더 커지게 되면 Qinv=0이 되는 Pinch Off 영역에 의해 유한한 전류가 흐른다.   > 전계가 작을 때 캐리어의 드리프트 속도는 μΕ 이다.   > 전계에 비례하고 캐리어의 운동 에너지가 증가한다.  > 하지만 동시에 광학 포논 에너지(Optical Phonon energy) 보다 커지면 속도가 줄어든다.   > 광학 포논은 높은 주파수를 가지는 진동으로 포논의 한 종류이며, Lattice Scattering으로 이해해도 무방할 것 같다.   > Pinch Off 영역엔 Channel이 없다고 봐도 무방하며 Channel에 비해 길이가 짧기 때문에 Field가 매우 크게 걸린다.   > Field가 큰 만..

6.7.3 전력 소모 > 소자 설계의 중요한 목표 중 하나는 회로의 전력 소모를 최소화하는 것이다. > 각각의 스위칭에서 전하 Q(CVdd)는 전원공급기로부터 부하 C로 전달된다. > 초당 전원공급에로부터 나오는 전하는 kCVddf로 표현될 수 있고 평균 전류이다. > f는 클록의 주파수이고 k( 동적 계수는 주어진 회로에서 매번 클록 사이클마다 스위칭이 항상 되지 않는다라는 것을 나타낸다. > 동적 전력(Dynamic Power)는 평균 전류에 전압을 곱한 값이다. > 동적 전력은 인버터가 스위칭 되는 동안의 전력 소모가 이루어지게 된다. > 전력 소모를 줄이기 위해선 Vdd를 낮추고 회로의 모든 C를 최소화 그리고 k를 줄이면 감소시켜야 한다. > 트랜지스터의 L과 W를 줄이면 C가 감소하고 Chip..

6.7.2 인버터 속도 Ion의 중요성 > 전달 지연 Propagation Delay란 Gate의 신호가 다른 Gate 신호로 전달되는데 걸리는 지연 시간이다. > 전달 지연 τ d 는 풀다운(V1이 올라가면서 V2 내려감)과 풀업(V2 내려가면서 V3 올라감)의 평균이다. > V1 = 0이면 V2 = Vdd → V1 = Vdd 이면 V2 = 0V, V3 = Vdd 여야 하지만 Delay가 발생하는 부분이다. > τ d = 0.5(풀다운 지연 + 풀업 지연)으로 정리 가능하다. > 지연은 켜진 상태 트랜지스터가 Ion 전류를 공급하여 출력을 Vdd/2 만큼 변화시키는 데 걸리는 시간이다. > 지연하는 동안 C로 공급되는 전하는 CVdd/2이다. > 따라서 지연은 Q/I = CVdd/2Ion 이다. > V..

6.7.1 전압 전달 특성(VTC) > CMOS 인버터의 NFET와 PFET의 IV 특성은 그림 6.13 (b)와 같다. > NFET와 PFET의 IV 특성이 동일한 대칭이라고 가정하면 VdsP = Vout - 2V, VdsN = Vout이다. > Vout을 기준으로 다시 그리면 그림 6.13 (c) 와 같다. > Vin = 0V에 해당하는 두 곡선은 Vout = 2V에서 만나고 Vin = 0V는 약 Vout = 1.9V에서 만난다, (Vin은 점선, 실선) > 이렇게 만나는 점을 모두 표현하면 그림 6.14와 같은 곡선으로 표현되고 전압 전달 곡선 (Voltage Transfer Curve)라고 한다. > VTC는 디지털 회로의 잡음 여유(Noise Margin)을 보여준다. > NFET의 Vt 값에 ..

6.6.1 기본적인 MOSFET IV 모델 > MOSFET에 Vds를 걸어줬을 때 Ids 값은 다음과 같다. > W은 채널 폭, μ_ns는 Mobility, Vds/L은 채널 평균 전계이다. > 그리고 Ids는 Qinv라고 볼 수 있는 Coxe(Vgs-Vt-m/2 Vds)에 비례한다. > Vds가 매우 작으면 m/2 Vds는 무시될 수 있으며 Ids는 Vds에 비례하는 저항처럼 동작한다. > Vds가 커지면 평균 Qinv가 감소한다. (Drain 쪽 Vc는 Vd) > Qinv 감소하면 Vds에 의해 커지는 Ids (dIds/dVds)가 0이 되는 Vds가 존재한다. > 특정 Vds를 Vdsat이라고 하며 IV 특성 곡선에서 Vds Vdsat이면 Saturation 영역으로 나눠진다. > Ids 식에 Vd..

6.5.1 MOSFET의 Qinv > MOSFET이 켜진 상태에서 Drain에 전압이 가해졌을 때 반전층(채널)의 전압은 거리 x의 함수가 된다. > x=0에서 채널 전압 Vc =0이고 x=L에선 Vc = Vd이다. > 채널의 중간 지점의 전압 Vc에선 산화막 커패시터를 가로지르는 전압이 더 작다. > Drain 전압에 영향으로 Drain에 가까울술고 Vc는 커지며 공핍층 커패시터를 가로지르는 전압이 더 커진다. > 따라서 Vc가 높을수록 (Drain에 가까울수록) 반전층 즉, 커패시터 전극에 더 작은 수의 전자가 존재한다. > Vds=0일 때 Qinv 식에 Vgs 대신 Vgs - Vcs, Vsb대신 Vsb+Vcs(x) 대입하면 다음과 같다. > m은 통상적으로 1.2이며 1로 많이 가정한다. > 상대적..