DWD 반도체 이야기

7.6.0 얕은 접합과 금속 소오스/드레인 MOSFET > Source/Drain 모식도를 보면 N+ 와 Channel 사이에 약하게 도핑된 연장 부분이 존재한다.   > LDD(Lightly Doped Drain)으로 불리며 Mainly HCI(Hot Carrier Injection)을 예방하기 위해 존재한다.   > 해당 도핑된 영역을 만들어주기 위해 Gate 양 옆에 유전체 Spacer가 형성되어야 한다.   > 유전체 Spacer 형성 전에 LDD와 Drain/Source에 N 도핑해준다.   > Spacer 형성 후 N 도핑위에 더 높은 농도로 도핑을 해주어 LDD와 Source/Drain의 농도 차이를 만든다.   > Vt Roll Off 를 줄이기 위해 Source/Drain 접합 깊이가 얕..

7.5.0 Wdep을 줄이는 방법 > MOSFET L이 작아지면 Vt Roll Off가 발생한다.   > 짧아진 L을 사용할 수 있게 하기 위해선 Vt Roll Off를 제어해야 한다.   > Wdep를 작게 하면 Vt Roll Off를 제어할 수 있다.   > Wdep 는 기판 농도 Nsub의  1/(Nsub)^-1에 비례한다.   > 기판 농도를 높여서 Wdep를 줄 수 있다.  > 아래 식에서 기판 농도를 Wdep로 표현한 식에서 보면 Tox 또한 Vt  Roll Off를 제어할 수 있는 Parameter이다.   > Tox 또한 작아져야 짧은 L을 유지할 수 있다.   > Wdep를 줄일 수 있는 다른 방법은 역경사 채널 도핑 프로파일을 도입하면 된다.   > 아래는 도핑의 농도가 높게 표면엔 농..

7.4.0 게이트 절연막의 전기적 두께 감소 및 터널링 누설 전류  > MOSFET의 산화물질은 SiO2로 많이 사용된다.   > Node가 작아질수록 SiO2 두께도 300nm 에서 1.2nm 수준까지 감소되어 왔다.   > Gate 산화막을 줄이게 된데는 크게 두 가지가 있다.   > 하나는 Cox를 증가시켜 더 큰 Ion을 얻기 위함이다.   > 다른 하나는 MOSFET 길이 L이 감소하며 Vt Roll Off를 제어하기 위함이다.   > Gate 산화막이 얇을수록 바람직하다 하지만 무한정 줄일 수 없다.   > 얇은 산화막을 제조하는것도 쉽지 않고 산화막이 얇을수록 Breakdown Voltage가 작아진다.   > 하지만 가장 큰 이유는 터널링 누설전류이다.  > 전자는 열적 속도로 게이트 근처..

7.3.0  Vt 감소 (roll off) > Vt가 너무 작으면 Ioff 가 증간한다.   > MOSFET의 L이 작으면 Vt가 떨어져 L이 너무 작으면 Ioff가 증가한다.   > 따라서 작은 L에서 Vt를 보상하기 위해 Body Doping 하여 Vt를 올릴 수 있다.   > Vt가 L이 감소함에 따라 감소하는 설명을 EBD(Energy Band Diagram)으로 설명할 수 있다.    > 장채널에 비해 단 채널은 Ec의 최대 높이가 낮다.  > 따라서 소스에서 전자들이 넘어갈 Barrier가 낮기 때문에 작은 전압이 가해져도 전자들이 충분히 넘어갈 수 있다.  > Capacitance로 설명이 가능하다.   > 단채널이 되면 거리가 d가 짧아지기 때문에 Drain 쪽 Cd가 증가한다.   > 식..