6.16 SRAM, DRAM, 비휘발성 (플래쉬) 메모리 소자들3

6.16.3 DRAM

 > SRAM은 Cell에 Bit 데이터 저장하기 위해 6개의 Transistor를 사용한다. 

 

 > DRAM은 cell에 Bit 데이터를 저장하기 위해 한 개의 Transistor와 1개의 Capacitor를 사용한다. 

 

 > DRAM은 SRAM 대비 단위 면적 당 Bit 수가 크고 단가도 낮다. 

 

 > Cell Capacitor는 한 쪽과 접지되어 있어 1과 0 상태는 Cell Capacitor를 vdd 도는 0으로 충전하는 것으로 나타낸다. 

 

 > 1을 쓰기 위해선 WL에 전압을 가해줘서 Transistor를 켜주고 Bit Line에 Vdd를 가해줘서 C에 Vdd 충전 시킨다. 

 

 > 0을 쓰기 위해선 BL에 0V를 가해주면 된다. 

 

 > 좌측 상단 데이터를 읽는다고 하면 BL1에 Vdd/2 만큼 충전 시킨 후 Floating 상태를 만들어준다. 

 

>  WL1에 전압을 주면 C가 BL의 Cbit과 병렬 연결이된다. 

 

> C값에 따라 BL1 전압이 변동하게 되어 데이터가 1인지 0인지 감지할 수 있다. 

 

 > 변동하는 전압이 수십 mV 이기 때문에 증폭기 회로를 이용하여 전압의 변화를 감지한다. 

 

 > Data를 읽은 후에는 저장된 Cap의 전하가 없어지기 때문에 데이터를 다시 쓴다. 

 

 > DRAM 데이터는 제한된 시간만 유지할 수 있다. 

 

> Transistor의 누설 전류로 인해 Cap의 전하가 빠져나가기 때문이다. 

 

 > 1초에 몇 번씩 Refresh(읽고 되쓰기)가 반복되며 DRAM의 Dynamic을 뜻한다. 

 

 > Refresh는 대기 전력을 소모하기 때문에 Cap의 전하 능력을 높혀서 Reresh 간격을 증가 시켜야 한다. 

 

 > CSR(Chip Size Reduction)에 의해 C값을 크게 하기 어려워진다. 

 

 > 큰 C값을 얻기 위해 복잡한 3차원 Capaictor 구조와 얇은 유전물질을 적용하는 것으로 개발되고 있다. 

 

그림 6.28 A schematic DRAM cell array. Each cell consists of a transistor and a capacitor.