6.16 SRAM, DRAM, 비휘발성 (플래쉬) 메모리 소자들2

6.16.1 SRAM

그림 6.27 (a) Schematic of an SRAM cell. (b) Layout of a 32 nm technology SRAM The dark rectangles are the contacts. The four horizontal pieces are the gate electrodes and the two PFETs have larger Ws than the six NFETs. Metal interconnects (not shown) cross couple the two inverters.

 

 > SRAM은 Cell에 Bit 데이터 저장하기 위해 6개의 Transistor를 사용한다. 

 

 > 두 개의 인버터가 교차 되어있다. 

 

 > M1, M3는 왼쪽 인버터를 구성하고 M2, M4는 오른쪽 인버터를 구성한다. 

 

 > 왼쪽 인버터의 출력은 오른쪽 인버터의 입력에 연결된다. 

 

 > 오른쪽 인버터의 출력은 다시 왼쪽 인버터의 입력에 연결된다. 

 

 > 왼쪽 인버터가 High면 오른쪽 인버터가 Low가 된다

 

 > 이 Low 출력이 이번에는 왼쪽 인버터의 출력을 High로 만들어준다. 

 

 > 이 양성 패드백의 저장 상태를 안정적이게 만든다. 

 

 > 왼쪽 인버터를 Low로 바꾸고 오륹고 인버터의 출력을 high로 바꾸면 두 번째 안정한 상태가 된다. 

 

 > 이 Cell은 1, 1로 나타낼 수 있는 두 가지 상태를 가지며 한 Bit의 데이터를 저장할 수 있다. 

 

 > 수 많은 SRAM Cell들이 X, Y 배열로 정렬되어 있다. 

 

 > 각 Cell들의 행은 WL에 연결되어 있고 열은 BL 및 BLC로 연결되어 있다. 

 

 > Cell 왼쪽 Low 상태를 쓰기 위해선 BL을 Low 사태로 설정하고 BLC를 HIgh로 설정한다. 

 

 > 그 다음 WL 전압이 상승하면 이 새로운 상태로 강제로 바뀌게 된다. 

 

 > SRAM Cell은 메모리 중 가장 빨리 동작한다. 

 

 > 하지만 6개 Transistor를 사용하기 때문에 Bit 당 원가가 높다. 

 

 > SRAM Cell 들은 보통 속도가 중요한 Cache Memory로 사용된다.