5.8 폴리 실리콘 게이트 공핍(Poly-Depletion Effect)

5.8.0 폴리실리콘 게이트 공핍 (유효 Tox 증가)  

그림1. 폴리 게이트 공핍 현상 (a) 밴드 다이어그램 (b) 직렬 연결된 등가 커패시터

 

 > P+ Gate에 N type Si의 기판을 갖는 MOS 커패시터가 있다고 생각해 보자. 

 

 > 그림 1. (a)는 P+ Gate - N Si Sub MOS 구조에 Gate에 전압이 가해진 밴드 다이어그램이다. 

 

 > Vg가 충분히 가해져서 SiO2-Si 표면에 반전된 상태이다. 

 

 > Gate 에너지 밴드를 살펴보면 전속(Electric Flux)의 연속성을 유지하기 위해 밴드가 구부러진다. 

 

 > 구부러진 구간은 Gate 내의 공핍층 형성됨을 보여준다. 

 

 > Gate 내의 공핍층은 Cpoly 값을 만들어내고 Cox와 직렬로 연결된 것으로 생각할 수 있다. 

 

 > 이러한 폴리공핍 현상은 커패시터의 두께의 유효값 Tox를 Wdpoly/3 만큼 증가시킨다. (ϵ_ox/ϵ_si =3)

 

 > 증가된 Tox는 C값을 감소 시켜 Qinv 줄어들어 트랜지스터의 전류가 감소하여 바람직한 현상은 아니다. 

 

 > Poly Gate의 도핑을 증가 시키거나 금속 Gate를 사용함으로써 폴리게이트 공핍 현상을 제거할 수 있다. 

 

 

Reference 

-. Chenming Calvin Hu, Modern Semiconductor Devices for Integrated Circuits, PEARSON(2013)