5.5 문턱 조건 이후 강반전(Strong Inversion)

5.5.0 문턱 조건 이후 강반전

그림 1. (a) 강반전 상태 (b) 에너지 밴드 다이어 그램

 

 

 > Vg > Vt 일 때 강반전 상태라고 한다.

 

 > 반전 상태에서 전자들이 층을 형성하게 되고 이 층의 전하 농도를 Qinv [C/cm^2]이라고 한다. 

 

 > Vg가 증가하여도 ∅_s는 2∅_B 이상 거의 증가하진 않는다. 

 

 > ∅_s가 증가하는 만큼 표면 전자 농도를 유도하게 되고 그로 인해 Vox가 Vg의 증가분에 대부분 포함하게 된다. 

   (표면에 유도된 전자의 전하들에 의해 Q가 증가하게 되고 Q =CV 식에 의해 Ox의 V가 증가한다)

 

 > ∅_s가 크게 증가하지 않으면 Wdep 폭도 크게 증가하지 않느다 Wdep 최대 값은 다음과 같다. 

 

 

 > Gate 전압 식에 의해서 강반전 상태의 MOS 커패시터는 Vt 만큼의 오프셋이 존재한다. 

 

 > 즉, 반전된 전하를 증가하기 위해선 Threshold 만큼 전압이 필요하단 얘기다. 

 

 > P형 기판에는 전자의 수가 매우 적기 때문에 전자로 반전층을 형성하는 시간이 오래 걸릴 수 있다. 

 

 > 이를 해결하기 위해 N+ 고농도 도핑된 Source & Drain을 형성할 수 있다. 

 

 > Drain & Source에서 전자들이 공급되어 반전층을 형성할 수 있다. 

 

 

5.5.1 Vt와 게이트 도핑 유형의 선택

 > 회로 설계 편의상 Vg=0 일 때 Transistor의 반전층이 형성되지 않아 Source, Drain 간 전류가 흐르지 않는다. 

 

 > 이를 증가형 소자라고 한다. 

 

 > 만약 P형 반도체 기판에 P+ Poly Gate를 갖는다면 Vt값이 지나치게 커진다. (전력 소모 및 열 과다 발생)

 

 > 그래서 일반적으로 N형 기판엔 P+ Gate / P형 기판엔 N+ Gate가 사용된다. 

 

 > Cost 절감의 목적으로 P형 기판에 N+ Gate가 사용되기도 하는데 Vt를 맞추기 위해서 추가적인 Doping을 진행한다. 

 

 > 추가 적인 Vth 조절 Doping으로 인행 반전층(Channel)이 Surface Channel에 형성되는 것이 아닌 Buried Channel 형성된다. 

 

 > Buried Channel은 전류가 크다는 장점이 있지만 Leakage에 취약하다.

 

추가 1. Metal에서 Poly Si으로 넘어간 이유 

 a. Self Aligned Gate Process 

   > Metal Gate 형성 시 Source & Drain 형성 후 Gate형성하여 Misalign에 의한 기생 Cap에 취약하였다, 

   > Poly Si을 도입하여 Gate부터 생성 후 Doping을 동시에 하여 Source & Drain을 같이 형성항 기생 Cap 개선하였다. 

 

 b. Melting Point : Poly Si의 녹는 점이 Al(660℃) 보다 높다. 

 

 c. Treshold Voltage : Vth 조절 하기 위해선 Metal은 물질을 바꿔야 하지만(Work Function) Poly Gate는 Doping만 조절하면 된다. 

 

추가 2. Poly Si에서 Metal로 넘어가려는 이유 

 a. Silicide

   > SiO2 대신 High k 물질로 변경하면서 Poly Si Gate와 반응하여 Silicide를 형성한다. 

 

 b. High Threshold Voltage

  > SiO2 대신 High k의 전자 친화도가 커서 Poly Si Gate와 조합의 Vth가 커진다. 

 

 

Reference 

-. Chenming Calvin Hu, Modern Semiconductor Devices for Integrated Circuits, PEARSON(2013)

-. https://browny.tistory.com/20 [아날라고 회로설계:티스토리]