6.7 CMOS 인버터 - 회로의 예 (CMOS INVERTER—A CIRCUIT EXAMPLE) (2)

6.7.2 인버터 속도 Ion의 중요성 

그림 6.15 (a) A CMOS inverter chain. A circle on the gate indicates a PFET. (b) Propagation delay, τd, defined.

 

 > 전달 지연 Propagation Delay란 Gate의 신호가 다른 Gate 신호로 전달되는데 걸리는 지연 시간이다. 

 

 > 전달 지연 τ d 는 풀다운(V1이 올라가면서 V2 내려감)과 풀업(V2 내려가면서 V3 올라감)의 평균이다. 

 

 > V1 = 0이면 V2 = Vdd →  V1 = Vdd 이면 V2 = 0V, V3 = Vdd 여야 하지만 Delay가 발생하는 부분이다. 

 

 > τ d  = 0.5(풀다운 지연 + 풀업 지연)으로 정리 가능하다. 

 

 > 지연은 켜진 상태 트랜지스터가 Ion 전류를 공급하여 출력을 Vdd/2 만큼 변화시키는 데 걸리는 시간이다.

 

 > 지연하는 동안 C로 공급되는 전하는 CVdd/2이다. 

 

 > 따라서 지연은 Q/I = CVdd/2Ion 이다. 

 

 > Vdd/2Ion을 R 성분이라고 보고 RC에 의한 Delay라고 생각할 수 있다. 

 

 > 회로의 속도를 최대화하기 위해 Ion을 최대화하여야 한다. 

 

 > 또한 Delay를 줄이기 위해서 C에 포함되는 인버터의 입력 커패시턴스, 드레인의 기생 커패시턴 등 C를 최소화하야여 한다. 

 

 

Reference 

-. Chenming Calvin Hu, Modern Semiconductor Devices for Integrated Circuits, PEARSON(2013)