DWD 반도체 이야기

5.5.0 문턱 조건 이후 강반전 > Vg > Vt 일 때 강반전 상태라고 한다. > 반전 상태에서 전자들이 층을 형성하게 되고 이 층의 전하 농도를 Qinv [C/cm^2]이라고 한다. > Vg가 증가하여도 ∅_s는 2∅_B 이상 거의 증가하진 않는다. > ∅_s가 증가하는 만큼 표면 전자 농도를 유도하게 되고 그로 인해 Vox가 Vg의 증가분에 대부분 포함하게 된다. (표면에 유도된 전자의 전하들에 의해 Q가 증가하게 되고 Q =CV 식에 의해 Ox의 V가 증가한다) > ∅_s가 크게 증가하지 않으면 Wdep 폭도 크게 증가하지 않느다 Wdep 최대 값은 다음과 같다. > Gate 전압 식에 의해서 강반전 상태의 MOS 커패시터는 Vt 만큼의 오프셋이 존재한다. > 즉, 반전된 전하를 증가하기 위해선..

5.4 문턱 조건 및 문턱 전압 > Gate 전압을 공핍 전압보다 더 증가하면 Gate 쪽 밴드 다이어그램은 더 내려간다. > 특정한 Gate 전압에 도달하면 Si-SiO2 계면에서 Ef가 Ec와 충분히 가까워져 포면은 공핍에서 반전 조건에 도달한다. > 반전이란 P형에서 N형으로 즉, 표면에 전자의 수가 매우 많은 상태로 바뀐 것이다. > 이 전압 조건을 문턱 전압이라고 하고 표면에서 전자의 농도와 Bulk에서 도핑 농도 Na와 같아진다. > 따라서 A = B이고 C = D 이다. (그림 1 참고) > Ei는 밴드 갭 중간 즉, Ec와 Ev의 중간 부근에 그려진다. > 문턱 조건에서 밴드가 휘는 정도를 ∅_st라고 하고 Nc=Nv라고 가정하면 ∅_st에 대한 식을 얻을 수 있다. > 문턱 전압 기준으로..