4.4 C-V 특성
4.4.1 커패시턴스-전압 특성 > 커패시턴스는 두 평행한 전도체 판이 겹치는 면적 A와 평행판 사이의 유전율 ε에 비례하고 평행판 사이 거리 d에 반비례 한다. (C = εA/d) > PN 접합의 공핍층은 전기적으로 중성이기 때문에 유전층 역할을 하고 P와 N 반도체는 평행한 전도체 판을 갖는 커패시터로 모델링할 수 있다. > Wdep는 공핍층의 Width 이고 A는 PN 접합의 면적이다. > 커패시턴스 Cdep는 소자와 회로에 필요하지 않은 용량성 부하가 될 수 있다. (ex. RC Delay) d > Cdep는 접합의 면적을 줄이거나 Wdep를 증가시켜 낮출 수 있다. > Wdep는 PN 접합에 역 전압 Vr을 가해주거나 도핑 농도를 줄이면 증가시킬 수 있다. > 도핑 농도 낮은 곳의 Wdep는 크..
Semiconductor(반도체)
2023. 9. 7. 23:44
반응형
공지사항
최근에 올라온 글
최근에 달린 댓글
- Total
- Today
- Yesterday
링크
TAG
- Diode
- channeling
- semiconductor
- Energy band diagram
- EBD
- 열전자 방출
- Charge Accumulation
- Depletion Layer
- Donor
- 양자 웰
- C언어 #C Programming
- Solar cell
- 반도체
- pn 접합
- 문턱 전압
- 쇼트키
- PN Junction
- Thermal Noise
- Reverse Bias
- Optic Fiber
- Semicondcutor
- Blu-ray
- 광 흡수
- Acceptor
- CD
- fermi level
- Laser
- Pinch Off
- MOS
- Fiber Optic
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
글 보관함