4.3 역 바이어스된 PN 접합 (Reverse Biased PN Junction)
4.3.1 PN 접합 역 바이어스 > NP 방향으로 전압이 가해질 때 역방향 바이어스가 걸렸다고 한다. > 역 바이어스 상태에서는 매우 작은 전류가 흐른다. > N type에 전압이 걸리면 N type 반도체 EBD(Energy Band Diagram)가 전압만큼 내려가게 된다. > NP 방향으로 전자가 이동할 수 있는 Potential Barrier가 증가하고 전자들이 넘어가기 힘들다. > P에는 전자가 거의 없기 때문에 P에서 N으로 넘어오는 전자는 매우 적다. > 정공도 마찬가지로 Potential Barrier에 막혀 P에서 N으로 넘어오기 힘들다. > N에서 P로는 넘어가기 쉬우나 N에는 정공이 거의 없다. > 역 전압이 걸리게 되면 공핍층이 넓어지게 된다. > 커진 공핍층은 그것에 걸린 큰 전..
Semiconductor(반도체)
2023. 9. 7. 00:08
반응형
공지사항
최근에 올라온 글
최근에 달린 댓글
- Total
- Today
- Yesterday
링크
TAG
- 반도체
- Fiber Optic
- 쇼트키
- MOS
- CD
- Reverse Bias
- 양자 웰
- pn 접합
- channeling
- PN Junction
- C언어 #C Programming
- EBD
- fermi level
- Blu-ray
- Acceptor
- Pinch Off
- semiconductor
- 열전자 방출
- Energy band diagram
- 광 흡수
- Charge Accumulation
- Solar cell
- 문턱 전압
- Laser
- Donor
- Thermal Noise
- Depletion Layer
- Diode
- Optic Fiber
- Semicondcutor
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | 2 | |||||
| 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 17 | 18 | 19 | 20 | 21 | 22 | 23 |
| 24 | 25 | 26 | 27 | 28 | 29 | 30 |
글 보관함